近日，第46届超大规模集成电路国际研讨会（IEEE Symposium on VLSI Technology and Circuits，简称VLSISymposium），在美国夏威夷召开。ylzzcom永利总站线路检测陈杰智教授团队两篇研究论文在大会发表，相关工作由ylzzcom永利总站线路检测与新加坡国立大学合作完成。

随着人工智能、大模型和高性能计算技术的快速发展，高算力系统正面临日益严峻的存储功耗与数据搬运瓶颈，对存储器件的集成密度、工作速度及能效水平等方面提出了更为严苛的要求。铪基铁电存储器凭借其优异的CMOS工艺兼容性、良好的尺寸缩放能力及非易失性，已成为后摩尔时代嵌入式存储、三维集成存储及低功耗存算一体芯片领域最具潜力的候选技术之一。然而，随着铁电薄膜厚度的持续减薄、器件结构向三维集成方向的演进，铪基铁电存储器仍面临铁电相稳定性不足、剩余极化强度下降、漏电流增大、唤醒效应加剧以及工艺集成复杂度提升等关键挑战。

在本届VLSI Symposium上，陈杰智教授团队围绕三维铪基铁电电容器性能优化和超薄铪基铁电薄膜极限缩放两个方向，展示了面向高密度、低功耗铁电存储芯片的新型器件设计与工艺调控策略。论文具体内容如下：

1.面向三维集成的低电压高极化铪基铁电电容器

三维集成存储技术是提升存储密度、降低单位比特成本的重要路径。铪基铁电金属-铁电-金属（MFM）电容器由于结构简单、工艺兼容性好，有望应用于下一代高密度三维铁电存储。然而，当HZO铁电薄膜厚度缩减至3 nm时，铁电相稳定性和剩余极化强度通常明显下降，低电压工作下实现高极化性能仍面临挑战。

针对上述问题，陈杰智教授团队联合新加坡国立大学龚萧教授团队，提出了基于ALD-TiN电极取向工程的超薄HZO铁电性能增强策略。该方法通过调控TiN电极取向，在不引入额外复杂工艺步骤的情况下，有效提升了3 nm HZO薄膜的铁电性能，并进一步拓展至三维架构的MFM铁电电容器结构。

研究结果表明，所制备的3 nm HZO三维铁电电容器在0.5 V工作电压下实现2Pr超过38 μC/cm²，在0.4 V低电压下仍实现2Pr超过28 μC/cm²，满足IRDS（器件与系统国际路线图，International Roadmap for Devices and Systems）对高性能铁电存储器的性能需求。该工作为发展低电压、高密度三维铁电存储器提供了新的技术路径。

该成果以“Record 2Pr (>38 μC/cm²at 0.5 V, >28 μC/cm²at 0.4 V) of 3D MFM Capacitors Enabled by 3 nm HZO and ALD-TiN Orientation Engineering”为题发表，入选VLSI Technology “Best Student Paper Nominee”，并作为Technology Highlights Session十篇技术报告中唯一来自高校的论文被重点报道（其他论文来自因特尔、三星、台积电、IMEC等集成电路企业和研究机构）。ylzzcom永利总站线路检测2026届博士毕业生冯扬、新加坡国立大学王啸林博士为共同第一作者，ylzzcom永利总站线路检测武继璇研究员、陈杰智教授与新加坡国立大学龚萧教授为共同通讯作者。

3 nm三维HZO MFM铁电电容器结构表征图及性能展示

2.突破极限厚度缩放的2 nm超薄铪基铁电电容器

进一步降低铁电薄膜厚度是提升器件集成密度、降低工作电压的重要方向。然而，铪基铁电薄膜在向Sub-3 nm缩放时，通常会受到晶粒尺寸受限、铁电相稳定性下降、漏电流升高和唤醒效应加剧等问题制约，直接沉积的超薄HZO薄膜难以同时实现稳定铁电性和高可靠性。

针对这一难题，陈杰智教授团队与新加坡国立大学龚萧教授团队提出了一种基于刻蚀的晶粒尺寸增大与铁电相调控策略：首先预结晶形成高质量HZO薄膜，再通过刻蚀将其减薄至约2 nm，从而有效克服超薄HZO薄膜中晶粒尺寸和铁电相稳定性的物理限制。同时，研究进一步引入氟处理工艺，对氧空位等缺陷进行修复，抑制漏电流并提升器件铁电性能。

基于上述策略，研究团队首次成功制备了厚度约2 nm的超薄HZO MFM铁电电容器。该器件在0.65 V低工作电压下实现约20 μC/cm²的2Pr，并表现出无唤醒、低漏电和高击穿场强等优异特性。该成果将铪基铁电器件的有效厚度推进至2 nm量级，为下一代超低功耗、高密度铁电存储器的进一步缩放提供了重要实验依据和工艺策略。

该成果以“Record-Thin (~2 nm) Wakeup-Free HZO Ferroelectric MFM via Atomic Layer Etching (ALE): Grain Size Enlargement and Ferroelectric Phase Engineering”为题发表。ylzzcom永利总站线路检测2026届博士毕业生李晓鹏与新加坡国立大学博士研究生吴超鸣、Duy Hieu Trinh为共同第一作者，ylzzcom永利总站线路检测陈杰智教授与新加坡国立大学张栋博士、龚萧教授为共同通讯作者。

HZO MFM电容器厚度缩放瓶颈及刻蚀-氟处理协同优化方案示意图

上述研究工作得到了国家科技部重点研发计划项目，国自然重点项目、重大研究计划项目、青年学生基础项目（博士生）和国家公派留学基金等科研项目的资助。

VLSI Symposium（超大规模集成电路国际研讨会）始于1981年，由国际电气与电子工程师协会（IEEE）和日本应用物理学会（JSAP）联合主办，是国际微电子技术与集成电路领域最具影响力的顶级学术会议之一，与ISSCC（国际固态电路会议）、IEDM（国际电子器件会议）并称为微电子领域的“奥林匹克盛会”。会议聚焦先进半导体器件与工艺、集成电路设计、新型存储器件等前沿方向，面向全球严格遴选高水平研究成果，是世界半导体产业界和学术界发布最新技术突破的重要平台。TSMC、Intel、Samsung、IBM等国际知名半导体企业以及全球顶尖高校和科研机构，每年均在ISSCC、VLSI Symposium和IEDM上发布其前沿研究进展。